PATENT ABSTRACTS OF JAPAN

(11) Publication number:

(43) Date of publication of application: 24.08.2001

(51)Int.Cl.

H01L 29/778 H01L 21/338 H01L 29/812

(21)Application number: 2000-373612

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

07.12.2000

(72)Inventor: INOUE KAORU

NISHII KATSUNORI

MASATO HIROYUKI

(30)Priority

Priority number: 11349330

Priority date: 08.12.1999


Priority country: JP

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device for improving breakdown voltage characteristics by reducing the leakage current of a field effect transistor due to a gallium nitride-based semiconductor.

SOLUTION: This semiconductor device is provided with a buffer layer 102 containing GaN where a substrate 101 and a surface formed on the substrate 101 are the c surface of a Ga atom, a channel layer 103 containing GaN or InGaN where a surface formed on the buffer layer 102 is the c surface of the Ga or In atom, an electron supply layer 104 containing AlGaN where a surface formed on the channel layer 103 is the c surface of Al or Ga atom, a source electrode 106 and a drain electrode 108 formed on the electron supply layer 104, a cap layer 105 containing the GaN or InGaAIN that is the c surface of the Ga or In atom formed between the source electrode 106 and the drain electrode 108, and a gate



electrode that is formed so that it is in contact with the cap layer 105.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出國公別番号 特開2001 — 230407 (P2001 — 230407A)

(43)公開日 平成13年8月24日(2001.8.24)

(51) Int.Cl.¹

觀別記号

FΙ

テーマコート (参考)

HOIL 29/778

21/338

29/812

HOIL 29/80

Н

審査請求 米湖求 湖水項の数18 OL (全 11 頁)

(21)出顯番号	特頤2000-373612(P2000-373612)	(71)出顧人	000005821
			松下電器座券株式会社
(22)出頭日	半成12年12月7日(2000.12.7)	_	大阪府門真市大字門真1006番地
	•	(72) 発明者	井上
(31) 優先格主機器号	特顯平11-349330		大阪府高嶼市奉町1番1号 松下電子工業
(32)	平成11年12月8日(1999, 12.8)		株式会社内
(33) 優先檔主張国	日本 (JP)	(72) 発明者	西井
			大阪府高槻冶学町1番1号 松下電子工業
		,	核式会社内
		(72) 発明者	正戸 宏泰
			大阪府高槻市泰町1番1号 松下電子工義
			株式会社内
		(74) 代理人	100078282
			介 理士 山本 % 疑
		1	,, , ,


(54) 【発明の名称】 半導体装置

(57)【要約】

(修正有)

【課題】 空化ガリウム系半導体による電界効果トランジスクのリーク電流を低減し、耐圧特性を改善出来る半 導体装置を提供する。

【解決手段】 基板101と基板101の上に形成された表面がGa原子ので面であるGaNを含むパッファ層102と、パッファ属102の上に形成された表面がGaNであるGaN又はInGaNを含むチャネル層103と、チャネル層103の上に形成された表面がA1又はGa原子ので面であるA1GaNを含む電子供給層104と、電子供給層104の上に形成されたソース電極106ドレイン電極108と、ソース電極106、ドレイン電極108の間に形成されたGaN又はIn原子ので面であるGaN又はInGaAINを含むキャップ層105と、キャップ層105に核するように形成されたゲート電極を備える。



【特許請求の範囲】

【請求項1】 基板と、

該基板の上に形成されたGュNを含むパッファ層であって、該バッファ層の表面がGュ原子のこ面である、バッファ層と

該バッファ圏の上に形成されたGaNまたはInGaN を含むチャネル圏であって、該チャネル圏の表面がGa またはIn原子のc面である、チャネル圏と、

該チャネル層の上に形成されたAIC a Nを含む電子供給層であって、該電子供給層の表面がAIまたはCa原子のc面である、電子供給層と、

該電子供給局の上に形成されたソース電極およびドレイン電極と、

該ソース電標と該ドレイン電極との間に形成されたGaNまたはInGaAINを含むキャップ層であって、該キャップ層の表面はGaまたはIn原子のc面であり、該キャップ層の少なくとも一部が該電子供給層に接する、キャップ層と、

少なくとも一部が該キャップ層に接するように形成されたゲート電極と、

を備えた半導体装置。

【請求項2】 前記ゲート電極の少なくとも一部が前記 電子供給局に接するように形成される、請求項1に記載 の半導体装置。

【請求項3】 前記ゲート電極が前記キャップ層の上に 形成される、請求項1に記載の半導体装置。

【請求項4】 前記キャップ層はInGaAlNからな

該キャップ層の組成はc面内で前記パップで層とほぼ格子定数の整合がとれ、

かつ談キャップ層内に発生する分極の大きさの絶対値が 前記電子供給層内に発生する分極の絶対値よりも小さく なるように該電子供給層は形成される、請求項1に記載 の半導体装置。

【請求項5】 前記キャップ属にn型不純物が部分的あるいは全体に添加された、請求項1に記載の半導体装置。

【請求項6】 前記ゲート電極が前記ドレイン電極よりも前記ソース電極の近くに位置する、請求項1に記載の 半導体装置。

【請求項7】 前記ゲート電極の表面模が前記キャップ 層の変面積よりも大きい、請求項3に記載の半導体製 置。

【請求項8】 前記ゲート電極は、前記キャップ協が薄 機化または除去された領域に位置する、請求項上に記載 の半導体製置。

【請求項9】 前記ゲート建擬は前記キャップ層の前記 ソース建権側に形成され、該ゲート電極と前記ドレイン 建極との間に前記キャップ層が形成される、請求項1に 記載の半導体製造 (請求項10) 前記キャップ層は、前記電子供給層の上に形成された半導体層と、該半導体層上に形成された 絶縁膜とを備える、請求項1に記載の半導体装置。

【翻氷項11】 若板と、

該基板の上に形成されたAIGaNを含むバッファ圏であって、該バッファ圏の表面がN原子のc面である、バッファ圏と、

該バッファ扇の上に形成されたAIGaNを含む電子供給層であって、該電子供給層の表面がN原子のc面である、電子供給層と、

該電子供給層の上に形成されたGaNまたはLnGaN を含むチャネル層であって、該チャネル層の表面がN原 子のc面である、チャネル層と、

該チャネル層の上に形成されたソース選種およびドレイン電極と、

該ソース電板と該ドレイン電極との間に形成されたA! GaNを含むキャップ層であって、該キャップ層の表面 はN原子のc面であり、該キャップ層の少なくとも一部 が該チャネル層に接する、キャップ層と、

少なくとも一部が該キャップ層に接するように形成され たゲート電極と、を備えた半導体装置。

【請求項12】 前記ゲート電極の少なくとも一部が前記チャネル層に接するように形成される、請求項11に記載の半導体装置。

【請求項13】 前記ゲート運極が前記キャップ層の上 に形成される、請求項11に記載の半導体装置。

【請求項14】 前記ゲート電極が前記ドレイン電極よりも前記ソース近極の近くに位置する、請求項11に記載の半導体装置。

「請求項15」 前記ゲート電極の表面積が前記キャップ層の表面積よりも大きい、請求項13に記載の半導体 装置。

【請求項16】 前記ゲート電極は、前記キャップ層が 海膜化または除去された領域に位置する、請求項11に 記載の半導体装置。

【請求項17】 前記ゲート電極は前記キャップ属の前記ソース電極側に形成され、該ゲート電極と前記ドレイン電極との間に前記キャップ層が形成される、請求項11に記載の半導体装置。

40 【語求項18】 前記キャップ層は、前記電子供給層の 上に形成された半導体層と、該半導体層上に形成された 絶縁膜とを備える、請求項11に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の風する技術分野】本発明は、半導体装置に関するものであり、詳細には、一般的に Inx Alv Gulas N (0 至 X 至 1 、0 至 Y 至 1)で表される変化ガリウム系半導体のペテロ構造を用いた電界効果型トランジスクに関するものである。

[0002]

2

【従来の技術】GaN、AlGaN、InGaN、In A I G a N学の空化ガリウム系半導体は高い絶縁破壊遣 界強度、高い熱伝導率、高い電子飽和速度を有しており 高周波のパワーデバイス材料として有望である。特に、 AIGaN/GaNヘテロ扱合構造を有する半導体装置 は、AIGaNとGaNとのヘテロ接合界面付近に電子 が高濃度で苦頓し、いわゆる二次元電子ガスが形成され る。この二次元電子ガスはAIGaNに添加されるドナ 一不純物とは空間的に分離されて存在するため高い電子 移動度を示し、このヘテロ構造を用いて電界効果型トラ ンジスタを作製した場合、ソース抵抗成分を低減するこ とができる。また、ゲート電極から二次元電子ガスまで の距離dは通常数十nmと短いため、ゲート長しgが1 00nm程度と短くても、ゲート長しょと距離 d との比 (すなわち、アスペクト比) Lg/dは、5から10程 度に大きくできる。従って、ヘテロ構造を用いた半導体 装置は、短チャネル効果が小さく、良好な飽和特性を有 する電界効果型トランジスクを容易に作製することがで きるという優れた特徴を有する。さらにAIGaN/G a N系へテロ構造における二次元電子は1×105V/ cm程度の高電界領域で、現在高周波トランジスタとし て普及しているAIGaAs/InGaAs系の場合に 比べて2倍以上の電子速度を有し、高周波のパワーデバ イスへの応用が期待されている。

【0003】図9に、従来の半導体装置900を示す。 半導体装置900は、サファイア基板または5iC基板 901上に、GaNを含むバッファ届902と、GaN または「nGaNから形成されるチャネル属903と、 AiGaNを含む電子供給層904とが順次隔層された 構造である。電子供給層904上にソース電極906 と、ゲート電極907と、ドレイン電極908とが設け られる。

【0004】このAIGaN/GaN系へテロ構造は、 通常【0001】面(c面)のサファイア系板またはS i C基版901上に有機金属気相成長法や分子線エピタ キシー法を用いて結晶成長させることで形成される。サ ファイア基板またはSiC基板901上にGaNを含む バッファ脳902を形成する場合、基板901とバッフ ァ扇902との格子定数は火きく異なるので、バッファ 厄902を厚く形成することが必要である。なぜなら、 バッファ暦902を厚く形成することで、バッファ暦9 02と基板901との格子不整合に基づく並が十分緩和 されるからである。この厚いバッファ砲902上に、S iなどのn型不純物を添加したAICaNを含む電子供 給扇り0 4を数十mmの厚さで形成すると、選択ドービ ングの効果により、AIGaNとGaNとのヘテロ界面 において電子観面力の大きいバッファ層902の方に 二 次元電子ガス(すなわち、チャネル暦903)が形成さ れる。MOCVD(有機金属気相成長)法で形成された。 ペテロ構造においては、結晶表面は通常、L11原原子 50 Gaの面であり、この二次元電子ガスの複度は、(近千供給局904に含まれる)A1GaNと(バッファ層902に含まれる)GaNとの自発分極の遊に、A1GaNが受ける引っ張り応力によると軸方向のピエン分優の効果が加わり、電子供給局904に添加したA型不証物の濃度から予測される値よりも高濃度の電子が蓄積する。電子供給局904のA1GaNのA1組成が0.2から0.3の場合に、チャネル局903の電子濃度は1×10¹¹ / cm²程度であり、これはGaAs系デバイスの約3倍になる。このような高濃度の二次元電界効果型トランジスタ(FET)として使用される半導体装置900は、パワーデバイスとして非常に有望視されている。

[0005]

【発明が解決しようとする課題】しかしながら、従来の 半導体装置900はいくつかの問題点を有する。この問 題点として、(1)結晶成長技術、および、結晶成長技 術に関連するプロセスが完全ではないため良質の結晶が 20 得られていないこと、(2)エッチングプロセスの工程 を経た場合にそのエッチングプロセスにより導入された 損傷によりデバイス特性が劣化し、予測されるパワ一特 性が十分に実現されていないことが挙げられる。

【0006】結品成長に関する問題のひとつは、バッファ 居902に含まれるノンドーブのGaNが通常 n型を示し、キャリア級度も10½/cm³ 程度あるいはそれ以上と高いことに起因する。これは、結晶成長時に構成元素である空深(N)が抜け、資素の空孔ができやれる。このような残留のキャリアがあるを考えられる。このような残留のキャリアがあると考えられる。このような残留のキャリアがあるが、大きくなり、特にで動作させた場合にピンチオの大きくなり、特にで動作させた場合にピンチオを関数のGaNボッファ 個置を上で回一の基板に動作されるという素子の間に関する問題も生じる。と上が近げられた場合には、ゲートリーク近流の増大や素子に設けられた場合には、ゲートリーク近流の増大や素子耐圧の低下などの問題が発生する。

【0007】 エッチングプロセス技術上の問題点として、(バッファ属902に含まれる) GaN、または、(電子供給層904に含まれる)) AIGaNの装面に損傷が形成されることが挙げられる。GaNまたはAIGaNはウェットエッチングを用いて除去あるいは削ることが困難であるため、通常ドライエッチング時に形成される装価の損傷などによってバッファ層902または電子供給層904の表面にリーク電流が流れやすくなり露出したバッファ層902表面の導電性が高度りリーク電流が増大すると考えられている。

30

【0008】本発明は以上述べたGaN系へテロ構造FETの問題点に選みなされたものであり、その第一の目的はGaN層中やGaN層表面に意図せず導入される欠陥や協に伴う残留キャリアによる表面リーク電流を答しく低減した半導体装置(GaN系へテロ構造FET)を提供するものである。本発明の第二の目的は、表面リーク電流を低減しつつ、素子の耐電圧(耐圧)を向上することのできる半導体装置(GaN系へテロ構造FET)を提供するものである。

[0000]

【課題を解決するための手段】本発明の半導体装置は、 基板と、該基板の上に形成されたGaNを含むパッファ 隔であって、該バッファ層の表面がGa原子のc面であ る、バッファ届と、該バッファ暦の上に形成されたGa NまたはInCaNを含むチャネル層であって、該チャ ネル層の表面がGaまたはIn原子ので面である、チャ ネル層と、該チャネル扇の上に形成されたAIGaNを 含む電子供給層であって、該電子供給層の表面がAlま たはGa原子のc面である、電子供給属と、該電子供給 層の上に形成されたソース電極およびドレイン電極と、 該ソース電極と該ドレイン電極との間に形成されたG a NまたはInGuAINを含むキャップ層であって、該 キャップ層の表面はGaまたはLn原子のc而であり、 該キャップ層の少なくとも一部が該電子供給層に接す る、キャップ届と、少なくとも一部が該キャップ届に接 するように形成されたゲート電極と、を備える。

【0010】前記ゲート電極の少なくとも一部が前記電子供給属に接するように形成されてもよい。

【0011】前記ゲート電極が前記キャップ脳の上に形成されてもよい。

【0012】前記キャップ層はInGaAINからなり、該キャップ層の組成はc面内で前記パッファ層とほぼ格子定数の整合がとれ、かつ該キャップ層内に発生する分極の大きさの絶対値が前記電子供給層内に発生する分極の絶対値よりも大きくなるように該電子供給届は形成されてもよい。

【OO13】前記キャップ層にn型不純物が部分的あるいは全体に添加されてもよい。

【0014】前記ゲート電極が前記ドレイン電極よりも 前記ソース電極の近くに位置してもよい。

【0015】前記ゲート電極の表面額が前記キャップ層の表面積よりも大きくてもよい。

【0016】前記ゲート電極は、前記キャップ層が薄膜 化または除去された領域に位置してもよい。

【0017】 前記ゲート電極は前記キャップ層の前記ソース電極側に形成され、該ゲート電極と前記ドレイン電極との間に前記キャップ層が形成されてもよい。

【0018】前記キャップ層は、前記電子供給層の上に 形成された半導体層と、該半導体層上に形成された絶縁 膜とを備えてもよい。 【0019】上記の構成とすることで、ショットキー核合の障壁高さを高めることにより、ソース抵抗の増大を防止しつつリーク電流を低減すること、あるいはソース低抗の増大を防止しつつ耐圧の向上を図うことができる。半導体装置を提供することができる。さらに、キャップ層をグート・ドレイン間のより広い範囲に残した構造とすることで、さらに半導体装置の耐圧を向上させることができる。

【0020】本発明の半導体基板は、基板と、該系板の上に形成されたAIGaNを含むバッファ層であって、該バッファ層の表面がN原子のc面である、バッファ層を、該バッファ層の上に形成されたAIGaNを含む管子供給層の表面がN原子のc面である、電子供給層と、該電子供給層の上に形成された。「である、電子供給層と、該電子供給層の上に形成された。「である」を含むチャネル層の表面がN原子のc面である。チャネル層の表面がN原子のc面である。チャネル層の上に形成されたソース電極と、該チャネル層の上に形成されたソース電極と、该チャネル層であって、である。「である」と、でである。「である」と、ではないである。「である」と、でである。「である」と、でである。「である」と、ではくとも一部が該チャネル層に接するように形成されたゲート電極と、を備える。

【0021】前記ゲート電極の少なくとも一部が前記チャネル層に接するように形成されてもよい。

【0022】前記ゲート雄極が前記キャップ層の上に形成されてもよい。

【0023】前記ゲート電極が前記ドレイン遊極よりも 前記ソース電極の近くに位置してもよい。

【0024】前記ゲート電極の安面額が前記キャップ層の安面額よりも大きくてもよい。

【0025】前記が一ト電極は、前記キャップ層が薄膜 化または除去された領域に位置してもよい。

【0026】前記ゲート電極は前記キャップ層の前記ソース電極側に形成され、該ゲート電極と前記ドレイン選極との間に前記キャップ層が形成されてもよい。

【0027】前記キャップ層は、前記電子供給層の上に 形成された半導体層と、該半導体層上に形成された絶縁 膜とを備えてもよい。

【0028】上記の構成とすることで、ショットキー接合の障壁高さを高めることにより、ソース抵抗の増大を防止しつつリーク電流を低減すること、あるいはソース抵抗の増大を防止しつつ耐圧の向上を図ることができる。 さらに、キャップ 暦をゲート・ドレイン間のより広い範囲に残した構造とすることで、さらに半導体装置の耐圧を向上させることができる。

[0029]

【発明の実施が形態】 (実施の形態1) 本発明の第1の 実施形態に係る性標体装置を図面に基づいて説明する。 四1Aは本苑明の第1の実施形態に係る世界効果型トラ ンジスタ(FET)100の断面図であり、図1日はそ の上面図である。電界効果型トランジスタ100は、サ ファイアまたはSiCから形成される悲极しOlの上 に、膜厚が約2~3μmのGaNパッファ層102、G aNまたはInGaNから形成されるチャネル層10 3、AINの組成比が約0、15から0.5であり、5 iなどのn型不純物を約2×1018cm3の濃度で添加 したn型AIG a N電子供給層 L O 4 および膜厚が約1 0~20mmのGaNキャップ局105が順次報層され た構造である。CaNキャップ扁105は中央部のみ残 して選択的にエッチング除去され、ゲート電極107が GaNキャップ属105上に形成される。ソース重極1 06およびドレイン遊極108は、ゲート電極107に 隣接して、GaNキャップ層105が除去されて露出し た後のAIGaN電子供給局104委両上に形成され る。ここで、各室化物層の表面は「「【疾原子の心面で 形成されている。

【0030】図18に示すように、素子形成領域109の周囲には、素子形成領域109を取り囲む分離領域110がイオン注入などのエッチングを伴わない方法によって形成されている。GaNキャップ回105はゲート電極107よりも広い範囲に形成される。また、GaNキャップ回105はノース電極106およびドレイン質極108と接触しないように形成される。GaNキャップ居105は実効的なショットギー質極の障壁高さ(ピークポテンシャル)を高めるように作用し、これはGaNキャップ層105とA1GaN電子供給屋104に発生する分極の大きさの差によって説明される。

【0031】次に、このような構成の電界効果型トランジスタ100に応力が加わった場合に発生する分極の影響について説明する。

【0032】 Gョ Nバッファ 圏102は格子不整合に伴う 尾縮金を緩和するのに十分に厚いため、歪の影響によるピエン分極は発生せず、自発分極のみが発生する。これに対して、AlGa N電子供給層104は引っ張り歪を受け、自発分極に加えて内部に大きなピエン分極が発生する。この分極の方向は、基板101の c 輔方向すなわち 基板101の表面に垂直な方向である。このような分極の効果を考慮して、図1Aに示した半導体装置100についてGョ Nキャップ層105とゲート電板107との界面を基準(距離0)とした深さ方向のポテンシャルを理論的に計算した結果を図2に示す。

【0033】図2では、GaNキャップ層105の厚さが10nm、ゲート電圧が0Vに設定している。分類の影響によってGaNキャップ層105に電位差が坐じ、それにより入1GaN電子供給層104とのペテロ界面におけるボデンシャル(図2に示したピークボデンシャル)が引き上げられる。このため実効的なショットキー「職職が高くなる。

【0034】図3には、G*Nキャップ層105の厚さを0~20nmまで変化させた場合の実効的な障壁高さ(ピークポテンシャル)の変化(図3において×で示す)と、G*Nキャップ層105とA1G*N電子供給層104とのペテロ界面に溜まる電子の濃度変化(図3において〇で示す)を理論的に計算した結果を示す。

【0036】以上のように、GaNキャップ隔105を設けることでピークポテンシャルが増し、ヘテロ界面に溜まる電子の濃度が低下する。これらはすべて電界効果型トランジスタの高耐圧化に寄与する。しかしながら、リーク磁流にはバッファ暦102に含まれるGaNのように表面の窒素原子が欠乏することによってドナーを生成するような材料では、このリーク電流成分を低子のように表面の窒素原子が欠乏することによってドナーを生成するような材料では、このリーク電流成分を低することが重要となる。またヘテロ界面に溜まる電子の濃度が低下することは、GaNキャップ層105がある領域の低抗が増加することにつながり、電界効果型トランジスタのソース抵抗を増大させ、トランジスタの性能低下につながる。

【0031】本発明の電界効果型トランジスタ100で は、ゲート・ソース間の領域のGaNギャップ層105 が除去されている(すなわち、ソース電極106とキャ ップ層105が直接接触していない)ために、ソース低 抗がさらに低減される。さらに、ソース・ゲート問およ びゲート・ドレイン間のリーク電流もGaNキャップ層 105が除去されている(すなわち、ソース電極106 とキャップ層105が直接接触せず、さらにドレイン電 極108とキャップ層105が直接接触していない)ニ とにより低減できる。すでに述べたようにGaNキャッ プ威105に発生する電位差によって図1Bの矢印』で 示す面内方向においてポテンシャルが不連続となり、リ 一ク電流に寄与する電子はこの不運統値を越えるエネル ギーを獲得しなければならないからである。室温のエネ・ ルギーは26meV罹度であるので、ホテンシャルの不 連続値が260me V.あればリーク電流は4桁程度低下

することとなり、極めて大きな効果となる。実際に図3のピークポテンシャルの変化を見ると10mmの厚さのGaNキャップ層105を挿入することで、GaNキャップ層105を挿入しない場合と比較して1eV屋度のポテンシャル不連続値が得られるので、さらにリーク電流値を低減できることが期待される。

【0038】図ュは本発明の実施の形態1の第1の変形例である電界効果型トランジスタ(FET)400を示す。 道界効果型トランジスタ400は、図1Aを参照して説明した重素効果型トランジスタ100とは、ゲート電極407が顧屈されるGaNキャップ暦405の部成とした点で異なる。 図4では、ゲート電極407が、電流 はた点で異なる。図4では、ゲート電極407が、電流 はいきャップ暦405が薄層化または除去され、NにG領域にゲート電極407が積層されることで、GaNキャップ暦405による相互コングクタンスの劣化が防止にないものの、GaNキャップ層とA1GaN電子供給局の数面に水平のの、GaNキャップ層とA1GaN電子供給局の数面に水平な方向でのポテンシャルの不連続を利用することによりリーク電流の低減に寄与する。

【0039】なお、図1Aに示される半海体装置100では、キャップ属105の表面積がゲート遺極107の表面積より大きい例を示したが、本発明はこれに限定されない。図5に本発明の実施の形態1の第2の変形例である電界効果型トランジスタ(FET)500を示す。電界効果型トランジスタ100とは、GaNキャップ層505の幅はゲート電極507の幅よりも小さい点で異なる。従って、電界効果型トランジスタ500において、ゲート重極507はGaNキャップ層505の両側に広がった状態で積層されている。この構成としても、リーク電流の低波と耐圧の向上という効果を得ることができる。

(実施の形態2)図6A〜図6日に、本発明の第2の実施形態に係る電界効果型トランジスタ(PET)の断面図を示す。図6A〜図6日に示す電界効果型トランジスタは、耐圧の向上を目的にGaNキャップ隔605を設けている。

【0040】図6人に示される電界効果型トランジスク 40 (FET) 600は、図1に示した電界効果型トランジスク (FET) 100とは、GaNキャップ所605上に設けられるゲート電極607が、ソース電極606寄りに配置されている点で異なる。これにより、ゲート電極607位下のチャネル届603に広がる空乏層をよりドレイン電極608側に広げることができ、電界効果型トランジスク600の耐圧を向上させることができる。【0041】図68に示される電界効果型トランジスク610は、図6人に示した電界効果型トランジスク600とは、ゲート電極607が形成されるGaNキャップ 50

層605の部分がエッチングによって薄層化あるいは除 去された構成とした点で異なる。図6Bの電界効果型ト ランジスク610では、ゲート電極607が電流供給層 604に接するように、CaNキャップ層はエッチング されている。図6Bに示す電源効果型トランジスタ6L Oでは、GaNキャップ層もOSを導入することにより 劣化する相互コンダクタンスを改善することができる。 【0042】図6Cに示される電界効果型トランジスク 620では、ゲート電極601はG s Nキャップ回60 5上のソース重極606側の側線部およびその側縁部に 沿った電子供給局604上に設けられている。従って、 GaNキャップ届605は、ゲート電極601とドレイ ン電極608との間に位置する。図6Cに示す電界効果 型トランジスタ620の構成では、ゲート・ソース間の リーク電流は改善されないが、ゲート・ドレイン間の耐 圧は改善される。特にゲート電極607がソース電極6 06側のキャップ層605の側縁部上にまたがって形成 されているので、ゲート電極607が電子供給局604 に接する部分のドレイン電極側の領域における電界集中 を緩和でき、したがって、ゲート・ドレイン間の耐圧が より改善される。また図6Bに示される電界効果型トラ ンジスタ610と同様に、ソース抵抗の増大が防止でき FETの相互コンダクタンスが改動できる。

【0043】以上の実施の形態では、キャップ層605 としてGaNを用いた例を説明した。しかしながら、キ ャップ層605としてGaNを用いた場合、その厚さを あまり厚くできない。なぜなら、図3に示すようにCa Nの厚さを増加することによってシート電子濃度が低く なりすぎること、および/または、ピークポテンシャル が高くなりすぎてキャップ層605と電子供給層604 の間に正孔が蓄積するようになるという事態が生じるか らである。キャップ届605をシート電子濃度に大きな 影響を与えずに厚くしたいという要求は、図60に示し た選界効果型トランジスタ620で特に生じる。電界効 果型トランジスタ620でキャップ扇605を厚くすれ は、ゲート電極607のドレイン側近傍の電界集中が緩 和され、電界効果型ドランジスタ620の耐圧が向上す るからである。さらに、斑界効果型トランジスク620 でキャップ回603を厚くすると、ゲート電極607が キャップ扇605に重なっている部分の寄生ゲート容量 を低減でき、電界効果型トランジスタ620の高周波特 性を改善することにつながる。

【00 a a 】 適度に低下させたシート電子濃度を保ちつつ、キャップ層605の厚さを厚くする方法として次の二つが挙げられる。第一は、G a Nキャップ層605の代わりに I n G a A I Nキャップ層を用いることである。第二は、キャップ層にn 型不純物を添加し、キャップ層で生じる電位差を少なくするものである。

【0045】第一の方法において、1 n G n A 1 Nの組成に要求される要性の1 つは、騰厚を厚くためにで確の

30

格子定数をGaNバッファ回の格子定数とほぼ整合させ ることである。このためにはInous Alore NeCa Nで格子整合がとれるので、Lnois Albaz NとGa Nの混晶とすればよい。すなわち(I no.18 A lo.12) xGarx Nという組成にすればよい。実際には多少の組 成のずれは許容される。別の要件は、「nGaAINキ ャップ層内部の分極の大きさをAIG a N電子供給層 6 0.4に生じる分極の大きさよりも小さく保つことであ る。このことは(Linous Allorz)xGal-x Nのxの 値に制限を与えるが、これによる×の値の上限はAIG a N電子供給層604におけるALNの組成に依存す る。しばしば用いられるALGaN電子供給層604の AIN組成について×の上限を計算によって求めると、 AIGaN電子供給屬604のAIN組成が10%の 時、xの上限は約0、16、AIGaN電子供給属60 4のAIN組成が30%の時、xの上限は約0.47と なる。×の上限は、AIGaN電子供給層604のAI N組成比の約1.5倍と考えればよい。

【0046】第二の方法では、添加する不純物の譲度によって適切なキャップ層605の厚きが決定される。キャップ層の材料はGaNであってもInGaAINであってもよいが、GaNを用いるものと仮定する。図2と同様なポテンシャルをAIGaN電子供給層104以下の領域(すなわち、図2の距離10nm以上の領域)で維持しつつキャップ層の厚さを厚くすることを考えると次のようになる。

【0047】図2においてキャップ層105の表面電位はショットキー随壁の高さ0.76Vで固定されている。このところで電界が0となり、かつキャップ層105とA1GaN電子供給層104の境界における電位(約1.6V)と電界を等しくするようにドーピングをおこなえばキャップ層の上にいくらでも厚くアンドーブのGaN層を形成できることになる。このような条件を見積もると、キャップ層の厚さとして16.7nm、n型不純物のドーピング級度として3×10¹⁸ / cm³が得られる。このn型GaNキャップ層の上に所望の厚さのアンドープGaNキャップ層を形成すればよい。

【0048】上記のキャップ層の構成は、実施形態の実現性を示すための一例であって、実際には様々な設度と呼さを組み合わせたキャップ層を設計することができる。また図6Bおよび図6Cに示す電界効果型トランジスタ610、620のようにゲート電極による電荷制御がゲート電極607と電界供給図604との接する部分で主になされる場合には、図6Dおよび図6Eに示す電界効果型トランジスク630、640のようにキャップ層605は、n型GaN層などの半導体層605bとその上に形成した絶縁膜605aの組み合わせでもかまわない。絶縁膜としてはSiOz膜や電化シリコン膜が用いることができるが、界面準位密度が低いといわれている変化シリコン膜を用いるほうが関ましい。なお、図6

Dに示される電界効果型トランジスク630は、図6B に示される程界効果型トランジスク610のキャップ層 605の代わりに、半導体層605bとその上に絶縁膜 605 a を設けたもの、図6日に示される電界効果型下 ランジスタ640は、図6Cに示される電界効果型トラ ンジスク620のキャップ圏605の代わりに、半導体 **暦605bとその上に絶縁膜605uとを設けたもので** ある。電界効果型トランジスタ630においてゲート電 極607はAIGaN電子供給刷604だけでなくキャ ップ層605上面にも接するように形成されているが、 電界効果型トランジスタ610においてもゲート電極6 O 7がAIGaN電子供給層604だけでなくキャップ 層605上面にも接するように形成しても何ら差し支え ないことはいうまでもない。特に、前述したようにゲー ト近極601をキャップ暦605上にドレイン側へ伸ば すことによって耐圧が向上することが期待される。

(実施の形態3) 実施の形態1 および2 において説明した電界効果型トランジスタ (FET) の構成は、ヘテロ構造の表面が111族原子の場合であったが、V族原子の室素が表面を形成する場合は別の構成にする必要がある。ヘテロ構造の表面をV族原子の窒素とした場合の例を以下に説明する。

【0049】図7に上記の具体例として電界効果型トラ ンジスタ700を示す。電界効果型トランジスタ700 は、サファイアまたはSiCから形成される基板701 の上に、膜厚が約2~3μmでAINの組成比が約り. 15から0、5のAICaNバッファ晒702、Siな n型AICaN電子供給層703、膜厚が約15~20 amのGsNあるいはInGaNよりなるチャネル届7 04、膜厚が約10nmのAlGaNキャップ層105 が順次傾居された構造である。この電界効果型トランジ スタ700において各AIGaN屆におけるAIN組成 比は同じでよいが、表面のAIGaNキャップ層705 のAIN組成は分極の効果を考慮するとAIGaNバッ ファ關702のAIN組成よりも大きくすることができ. る。図1Aに示される電界効果型トランジスタ100と 同様に、AIGiNキャップ層105は中央部のみを役 して選択的に除去され、ゲート電極での7がAICoN キャップ層705の上に形成される。ソース電極706 およびドレイン電極108は、ゲート電極101に隣接 して、AIGaNキャップ兩105が除去された後のチ ャネル層704の上に形成される。上記のように、各窓 化物間の表面はV族原子(窒素)のc面で形成されてい

【0050】 G a Nを主体とするヘテロ構造電界効果型トランジスク700において、表面がV族原子となるような分子線エピクキシー法における成長条件はすでに報告されている。 表面がV族原子となるように成膜を行った場合、各層に発生する分類の方向は表面が111度原

子の場合とは逆となるため、図1Aに示した電界効果型。 トランジスタ100のパッファ晒102を形成する材料 としてGaNの代わりに、バッファ囮702としてAI GaNが用いられている。その上にSiなどのn型不純 物を添加したAICaNを含む電子供給層で03、チャ ネル層104が順次形成されている。チャネル層104 への電子供給はチャネル届704の下にあるAIGIN 電子供給層103からとチャネル扇104と電子供給属 703間の分極の差により誘起されるプラスの電荷とに よりなされる。従って、通常このチャネル層104にゲー10 一ト電極が直接形成されることになる。ここでAIC a Nパッファ厨102は格子室が緩和するように十分厚く 形成され、GaNまたはInGaNを含むチャネル厮1 04は圧縮金を受けるので数10nmと比較的薄く形成 される。キャップ個705としては、GaNの代わりに AIGaNを用いる。

【0051】このような構成とすることで、ソース抵抗の増大の防止、リーク電流の低減が図られることは実施 形態1のところで説明したことと同様の理由による。

【0052】 さらに、本実応形態において多数の変形例が考えられ、図8A〜図8Eに電界効果型トランジスタ(FET)としてそれらの変形例を示す。ただし、図8A〜図8Eに示される電界効果型トランジスタにおいて、各室化物層の表面はV販原子(②素)のc面で形成されている。

【0053】図8Aに示される電界効果型トランジスタ800は、図4に示される電界効果型トランジスタ400と同様にゲート電極807を形成するA1GaNキャップ局805の部分がエッチングによって薄層化または除去された構成としたものである。このような構成とすることで、A1GaNキャップ層805を導入することにより劣化する相互コンダクタンスを改善することができる。

【0054】図8Bに示される電界効果型トランジスク810は、図5に示される電界効果型トランジスタ500に対応する。電界効果型トランジスタ(FET)810において、ゲート電極807はA1GaNキャップ圏805の表面積はゲート電極807の表面積よりも小さい。従って、A1GaNキャップ圏805はゲート電極807の底面よりも内側に形成された構成となる。電界効果型トランジスタ810の構成とすることで、リーク電流の低減と耐圧の向上を図ることができる。

【0055】図80に示される電界効果型トランジスタ820は、図6Aに示される電界効果型トランジスタ600に対応する。電界効果型トランジスタ820は、図8Aに示した電界効果型トランジスタ(FET)800とはAIGaNキャップ層805上に設けられるゲート電極807の位置が異なる。ゲート電極807をソース電極806側に配置することによって、ゲート・ドレイ 50

ン間におけるNICaNキャップ脳805の占める領域がより広くなる。このような構成にすることによってゲート電極807向ドのチャネル圏804に広がる変乏圏をよりドレイン電極808側に広げることができ、電界効果型トランジスク820の耐圧を向上させることができる。

【0056】図8Dに示される電界効果型トランジスタ830は、図6Bに示される電界効果型トランジスタ610と対応する。電界効果型トランジスタ830は、図8Cに示した電界効果型トランジスタ820と、ゲート電極807が形成されるAlGaNキャップ層805の部分がエッチングによって再層化あるいは除去される点で異なる。電界効果型トランジスタ830の構造のように、AlGaNキャップ層805を導入することができる。化する相互コンダクタンスを改善することができる。

【0057】図8Eに示される電界効果型トランジスタ840は、図6Cに示される電界効果型トランジスタ620と対応する。電界効果型トランジスタ840は、ゲート重極807とドレイン重極808との間にA1CaNキャップ届805を設ける構造である。電界効果型トランジスタ840の構造にすることで、ゲート・ソース間のリーク電流は改善されないが、ゲート・ドレイン間の耐圧は改善される。

【0058】キャップ局805の噂さを隠くすること は、電界効果型トランジスタ840の構造でFETのゲ ートードレイン間の耐圧を向上する場合に有効となる。 しかしながら、委面がV族原子である場合、AIGaN 以外の材料を用いてキャップ届805の厚さを厚くする ことは簡単ではない。これはヘテロ構造の表面が111 族の場合と異なって、チャネル圏804を構成するGa Nが而内で圧縮応力を受けるため自発分極の方向とビエ ブ効果による分極の方向が互いに逆向きになり、全体と してGaNのチャネル層804内部に発生する分極の絶 対値はかなり小さくなるからである。ALGaNバッフ ァ暦802と格子整合する材料ではA L G a N よりも分 極の値を小さくできる材料は見つからない。従って、実 施の形態2で述べたようなキャップ層805へのドービ ングの方がAIGaN以外の材料を用いてキャップ層を 彫くするよりもより簡単で有効となる。

【0059】また実施の形態2で述べたようにキャップ 図805としてA1GaN層とその上に形成した絶縁膜の組み合わせを用いることも、電界効果型トランジスク830、840の場合に有効である。絶縁膜としてはSiOz膜や窓化シリコン膜が用いることができるが、界面地位密度が低いといわれている室化シリコン膜を用いるほうが望ましい。

【0060】なお本発明で示したCaNバッファ樹102、402、502、602、やA1GaNバッファ樹702、802はそれぞれ塩板101、401、501、601および701、801上に層厚が100nm

程度の比較的薄いAIN層を介して形成される場合が従来より報告されているが、本発明はそのような場合にも本質的に何ら変わることなく適用できることは言うまでも無い。

[0061]

【発明の効果】本発明の半導体装置は、変化ガリウム系へテロ構造のソース抵抗の増大を防止しつつリーク電流を低減すること、あるいはソース抵抗の増大を防止しつつ耐圧の向上が図ることができる半導体装置(電界効果型トランジスタ)を提供する。その結果、変化ガリウム系へテロ構造の半導体装置のパワー特性向上が可能となる。

【図面の簡単な説明】

【図1A】本発明の第1の実施の形態による選界効果型 トランジスタを説明する断面図である。

【図1 B】 本発明の第1の実施の形態による電界効果型トランジスタを説明する上面図である。

【図2】本発明の第1の実施形態に関わるポテンシャル 図である。

【図3】本発明の第1の実施形態に関わるシート電子濃度およびピークポテンシャルのGaNキャップ局原依存性を示すグラフである。


【図4】本発明の第1の実施形態の変形例による電界効果型トランジスタを説明する断面図である。

【図5】本発明第1の実施形態の別の変形例による電界 効果型トランジスタを説明する断面図である。


【図6A】本発明の第2の実施の形態による電界効果型 トランジスクを説明する断面図である。

【図6B】木発明の第2の実施の形態による進界効果型トランジスタを説明する断面図である。

(図1A)



[28A]



【図6C】 本発明の第2の実施の形態による電界効果型 トランジスタを説明する断面図である。

【図6 D】 本発明の第2の実施の形態による電界効果型 トランジスクを説明する断面図である。

【図 6 E】 本発明の第2の実施の形態による電界効果型 トランジスタを説明する断面図である。

【図7】 本発明の第3の実施の形態による電界効果型トランジスクを説明する断而図である。

【図8A】本発明の第3の実施の形態の変形例による電 界効果型トランジスクを説明する断面図である。

【図8B】本発明の第3の実施の形態の変形例による電界効果型トランジスタを説明する断面図である。

【図 8 C】本発明の第3の実施の形態の変形例による形 界効果型トランジスタを説明する断面図である。

【図 8 D】本発明の第3の実施の形態の変形例による避 界効果型トランジスタを説明する断面図である。

【図8E】本発明の第3の実施の形態の変形例による電界効果型トランジスタを説明する断面図である。

【図9】 従来の選界効果型トランジスタを説明する断面 図である。

【符号の説明】

101 基板

102 バッファ厄

103 チャネル層

104 電子供給屬


105 キャップ商

106 ソース電極


107 ゲート電極

108 ドレイン質極


(図1B]




__1 o




(図6 E)




【図7】




[图8B]




[図8C]



[図8D]



【図8E】



(BB)

